ещё интересуют напряжения на выводах управляемого стабилитрона 431. У меня с памятью или без неё на выходе этого стабилитрона 2.52В. А такого напряжения на RT9173B не наблюдается, хотя, имхо, оно должно быть опорным для ШИМа.
Скорее всего TL431 включен по стандартной схеме стабилизации 2.5 В (управляющ. вывод соединен с катодом). Чтобы получить опорные напряжения меньших значений, к примеру 1.8 В, в схемотехнике есть метод делителя напряжения на резисторах. В видеокартах, например, так и поступают, чтобы не ставить более дорогие TL431L, у которых мин. напряжение стабилизации 1.25 В. В прикрепленной схеме, после делителя на резисторах опора 1.25 В подается на 10 выв. ОУ.
Добавлено...
Пришел домой, посмотрел как на самом деле обстоит дело...
В формате PDF прилепил.
Реализовано по классической схеме. Причем в дежурке напряжение на памяти тоже есть, хоть и немного пониженное. Через R161 и развязывающий сдвоенный диод Q28 запитывается стабилитрон, после того как материнка запустится, появится +12V и через R162 & Q28 запитает D5. Нафига так делать непонятно. И вообще непонятно, зачем VDDR на памяти когда плата выключена? Далее непонятно назначение Q27, который должен полностью отключать напряжение на памяти при подаче лог 1 на затвор Q27 (я обозначил сигнал To ???). Если бы например это было нужно для отключения VDDR в выкл. состоянии, то ещё понятно, но тогда зачем такой наварот с R161, R162 & Q28? В остальном всё понятно. Поз. обозначения и маркировки соответствуют таким какие были указаны на плате. При подаче лог комбинаций 1/0 на затворы Q32 & Q33 получаем включение/выключение дополнительных резисторов R174 & R175 в нижнем плече регулируемого стабилитрона. Тем самым получаем на выходе разные напряжения.
Примечание: в скобках указано значние напряжения после вкл. матплаты. Исходные значения - в дежурке.
Напряжения на стабилизаторе терминирующего напряжения RT9173B, (В):
Скорее всего TL431 включен по стандартной схеме стабилизации 2.5 В (управляющ. вывод соединен с катодом). Чтобы получить опорные напряжения меньших значений, к примеру 1.8 В, в схемотехнике есть метод делителя напряжения на резисторах. В видеокартах, например, так и поступают, чтобы не ставить более дорогие TL431L, у которых мин. напряжение стабилизации 1.25 В. В прикрепленной схеме, после делителя на резисторах опора 1.25 В подается на 10 выв. ОУ.
Добавлено...
Пришел домой, посмотрел как на самом деле обстоит дело...
В формате PDF прилепил.
Реализовано по классической схеме. Причем в дежурке напряжение на памяти тоже есть, хоть и немного пониженное. Через R161 и развязывающий сдвоенный диод Q28 запитывается стабилитрон, после того как материнка запустится, появится +12V и через R162 & Q28 запитает D5. Нафига так делать непонятно. И вообще непонятно, зачем VDDR на памяти когда плата выключена? Далее непонятно назначение Q27, который должен полностью отключать напряжение на памяти при подаче лог 1 на затвор Q27 (я обозначил сигнал To ???). Если бы например это было нужно для отключения VDDR в выкл. состоянии, то ещё понятно, но тогда зачем такой наварот с R161, R162 & Q28? В остальном всё понятно. Поз. обозначения и маркировки соответствуют таким какие были указаны на плате. При подаче лог комбинаций 1/0 на затворы Q32 & Q33 получаем включение/выключение дополнительных резисторов R174 & R175 в нижнем плече регулируемого стабилитрона. Тем самым получаем на выходе разные напряжения.
Примечание: в скобках указано значние напряжения после вкл. матплаты. Исходные значения - в дежурке.
Напряжения на стабилизаторе терминирующего напряжения RT9173B, (В):
1 - 2.43 (2.55)
2 - GND
3 - 3.24 (3.25)
4 - 1.20 (1.26)
5 - 1.21 (1.27)
Напряжения на Q29, (В):
G - 4.49 (4.62)
D - 3.24 (3.24)
S - 2.43 (2.55)