В процессе инициализации памяти идет опрос полей SPD всех планок и выбираются такие тайминги и частоты, которые поддерживаются всеми планками.
Теория. Правильная. При Auto. И даже при auto - бывает всякое. Не думаю, что это яркий случай такого, но тем не менее - одно чуть-чуть криво написанное SPD может положить систему. Я лично вспоминаю SDRAM PC133, где были тайминги на 66,83,133 а вот на 100 почему-то не было...
Теория. Правильная. При Auto. И даже при auto - бывает всякое. Не думаю, что это яркий случай такого, но тем не менее - одно чуть-чуть криво написанное SPD может положить систему. Я лично вспоминаю SDRAM PC133, где были тайминги на 66,83,133 а вот на 100 почему-то не было...