Организация планок памяти

А если чипсет инвертирует некоторые адресные линии, то ничего не узнать Точно помню, что адреса глючных блоков оперативы на разных чипсетах разные

Спасибо обнадежил
Но какой то способ веть есть, собирают же люди из пары дохлых планок одну фунциклирующюю. И не думаю что методом научного тыка.

Правильно думаете...
А поиском по данной ветке пользоваться не пробовали? Тогда бы узнали, что пока это получается только тупой последовательной отпайкой/перепайкой чипов...

Есть идея.
Чтобы выяснить какой бит какому чипу соответсвует - используем двухканальную маму. Две планки ставим в разные каналы и, по очереди закорачивая на землю выходы данных микросхем второго канала, выясняем, какая микросхема каким битам данных соответсвует.

А эта тема интересна, у производителя наверняка есть такой софт что определяет сбойный чип. У мня в своё время (когда компютеры были большими, а люди добрыми ) у нас память проверялась софтом, который указывал сбойную имс ру5-3.

ага, такой софт я помню...назывался "тест ОЗУ", из комплекта тестов зашитых в ПЗУ
PROFI.....действительно ведь показывал битую мсх!

И сейчас такой софт есть (знаю 101% в сервисах и у производителя), но не для всех. может кто нибудь нарыл?

ну не только у производителей. я вообще уже говорил, что там может даже быть не софт , а скорее програмно-аппартный комплекс? вот например как здесь
techno.ru/4_2.htm

Брр, а можно по точнее, я в организации модулей не силен, считал что при двухканальной работе используется тот-же интерлив, но соответственно с раздельными шинами для двух каналов. Не уловил я сути. Т.е если на пример мы берем два модуля с организацией 256mbit x 8 И у второго канала коротим, получаем адреса и дале... ?

Идея примитивная.

Подразумевается, что в двухканальных мамах каждая планка памяти через независимые от другой линии адреса, данных и управления подключена контроллеру памяти.

Тогда первая можно использовать для выполнения программы-тестера.
На второй провести эксперимент по выявлению разводки.